EP3SE50F484C2G vs EP3SL50F484C2N Comparaison

Comparaison détaillée côte à côte de EP3SE50F484C2G par Intel et EP3SL50F484C2N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Intel
EP3SE50F484C2G EP3SE50F484C2G - Stratix III E FPGA 47.5K LE 484-FBGA | Intel

EP3SE50F484C2G - Stratix III E FPGA 47.5K LE 484-FBGA | Intel

EP3SE50F484C2G ⚠ Dernier achat

Comparaison des spécifications

Paramètre EP3SE50F484C2G EP3SL50F484C2N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $1 180,00 $175,00
Series Stratix III E Stratix III L
Number of Logic Elements / Cells 47,500 —
Number of LABs / CLBs 1,900 —
Total RAM Bits 5,760,000 (5,760 Kbit) —
Number of User I/O 296 —
Boîtier / Format 484-BBGA, FCBGA (FineLine BGA) —
Type de montage Surface Mount Surface Mount
Core Voltage Supply 0.86 V to 1.15 V —
Température de fonctionnement 0 °C to +85 °C (TJ) —
Process Technology 40 nm TSMC low-power CMOS 65 nm
Logic Element Architecture Adaptive Logic Module (ALM) with 8-input fracturable LUT —
Embedded DSP Blocks Yes (variable-precision multipliers) —
Transceivers Multi-gigabit transceivers (selected package pins) —
Memory Interface Support DDR / DDR2 / DDR3 with hard PHY —
Partial Reconfiguration Supported —
Configuration Interface JTAG, Passive Serial, Fast Passive Parallel —
Part Status Active (Intel catalogue); long-term supply subject to Stratix III lifecycle policy —
Statut RoHS Compliant —
Family — Stratix III
Logic Elements — 47,500
Logic Array Blocks (LABs) — 1,900
Embedded Memory — 2,184,192 bits
User I/Os — 296
Operating Frequency — 600 MHz
Core Supply Voltage — 1.1 V
Boîtier — 484-ball FC-FBGA (Flip-Chip)
Package Code — BGA
Package Shape — Square
Temperature Grade — Industrial (C2)
Lead-Free / RoHS — Yes (compliant)
Niveau MSL — [DATA_NEEDED: MSL level]
Configuration Method — JTAG / Passive Serial / FPP

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis