EP3SL50F484I4L vs EP3SL50F484I4LG Comparaison

Comparaison détaillée côte à côte de EP3SL50F484I4L par Intel et EP3SL50F484I4LG par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP3SL50F484I4L EP3SL50F484I4LG
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $658,26 $945,00
Series Stratix III L (Low Power) EP3SL50
Family Stratix III Stratix III L
Logic Elements (LE) 47,500 —
Embedded Memory Bits 2,184,192 bits (~273 KB) —
User I/O Pins 296 —
Boîtier 484-ball FBGA (FCBGA) 484-Ball FCBGA (FBGA)
Speed Grade 4 I4 (fast)
Température de fonctionnement 0 °C to 85 °C (commercial, per DigiKey listing) -40C to +100C (Industrial)
Tension d'alimentation 0.9 V core (family-typical) 0.85 V / 1.1 V / 1.2 V / 2.5 V / 3.3 V (multi-rail)
Process Technology 65 nm low-power CMOS —
Type de montage Surface Mount Surface Mount
Lead-Free / RoHS Yes (RoHS compliant) —
Configuration Modes Passive Serial, Fast Passive Parallel, JTAG —
Transceivers Family supports up to 4 transceivers per family datasheet [DATA_NEEDED: transceiver channel count]
DSP Blocks Family supports up to 384 18x18 multipliers (family-level) [DATA_NEEDED: DSP block count]
Logic Elements — 47,500
Embedded Memory — 2,184,192 bits (273 KB)
User I/Os — 296
Process Node — 40 nm
Statut RoHS — Compliant
Lead-Free — Yes
Total I/O Banks — [DATA_NEEDED: I/O bank count]
Configuration Memory — SRAM-based
Configuration Interface — JTAG / Passive Serial / Fast Passive Parallel

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis