EP610DC-10 vs EP610DI-25 Comparaison
Comparaison détaillée côte à côte de EP610DC-10 par Intel et EP610DI-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610DC-10 | EP610DI-25 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,95 | $9,95 |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| Boîtier | 24-pin CDIP (Ceramic DIP, windowed) | — |
| Type de montage | Through-Hole | Through-Hole (DIP) |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS EPROM (UV-erasable) |
| Tension d'alimentation | 5 V (single supply) | — |
| Température de fonctionnement | 0C to +70C (commercial) | Industrial (per "I" suffix) |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | 16 (bidirectional) |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| Statut RoHS | [DATA_NEEDED: not stated in verified web data] | — |
| Part Family | — | Classic EPLD |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| Dedicated Inputs | — | 4 |
| Total User I/O | — | 20 |
| Supply Voltage (VCC) | — | 5 V nominal |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| Nombre de broches | — | 24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |