EP610DC-10 vs EP610PC-15 Comparaison

Comparaison détaillée côte à côte de EP610DC-10 par Intel et EP610PC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-10 EP610PC-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,95 $17,50
Device Family Altera Classic EPLD —
Macrocells 16 16
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Boîtier 24-pin CDIP (Ceramic DIP, windowed) PDIP-24 (plastic DIP, 24-pin)
Type de montage Through-Hole Through-Hole (DIP)
Technology CMOS, EPROM-based (UV-erasable) CMOS
Tension d'alimentation 5 V (single supply) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] —
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Statut RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS status]
Family — Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 300 gates
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Pipelined Data Rate — Up to 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
Nombre de broches — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis