EP610DC-10 vs EP610PC-15 Comparação

Comparação detalhada lado a lado de EP610DC-10 por Intel e EP610PC-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610DC-10 EP610PC-15
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $7,95 $17,50
Device Family Altera Classic EPLD —
Macrocells 16 16
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Encapsulamento 24-pin CDIP (Ceramic DIP, windowed) PDIP-24 (plastic DIP, 24-pin)
Tipo de montagem Through-Hole Through-Hole (DIP)
Technology CMOS, EPROM-based (UV-erasable) CMOS
Tensão de alimentação 5 V (single supply) —
Temperatura de operação 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] —
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Status RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS status]
Family — Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 300 gates
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Pipelined Data Rate — Up to 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
Contagem de pinos — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação