EP610DC-10 vs EP610PC-15 Comparación

Comparación detallada lado a lado de EP610DC-10 por Intel y EP610PC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610DC-10 EP610PC-15
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $7,95 $17,50
Device Family Altera Classic EPLD —
Macrocells 16 16
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Encapsulado 24-pin CDIP (Ceramic DIP, windowed) PDIP-24 (plastic DIP, 24-pin)
Tipo de montaje Through-Hole Through-Hole (DIP)
Technology CMOS, EPROM-based (UV-erasable) CMOS
Tensión de alimentación 5 V (single supply) —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] —
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Estado RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS status]
Family — Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 300 gates
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Pipelined Data Rate — Up to 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
Recuento de pines — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización