EP610DC-30 vs EP610DM-35 Comparaison

Comparaison détaillée côte à côte de EP610DC-30 par Altera et EP610DM-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-30 EP610DM-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $23,40
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family EP610 (Classic Device Family) —
Macrocells 16 —
Logic Expanders 4 (4 product terms per macrocell) —
Usable Gates 300 —
Maximum Pipelined Clock Frequency 100 MHz —
Propagation Delay (tPD) 30 ns 35 ns
Dedicated Inputs 16 —
I/O Pins 16 (with output enable) 24 dedicated I/O (input + bidirectional)
Boîtier 24-pin CERDIP (windowed) 24-pin CDIP (CERDIP) with UV window
Type de montage Through-Hole —
Speed Grade -30 (30 ns tPD) —
Technology CMOS EPROM —
Programmability UV-erasable, windowed EPROM UV-erasable, reprogrammable
Security Bit Yes (protects design after programming) —
Output Modes Registered and Combinatorial —
Température de fonctionnement Commercial (0C to +70C) —
Manufacturer — Altera (Rochester Electronics authorized stock)
Part Family — Classic EPLD
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Temperature Grade (M) — Military -55°C to +125°C
Plage de température de fonctionnement — -55°C to +125°C
Niveau MSL — [DATA_NEEDED: MSL rating]
Statut RoHS — Non-compliant (contains lead, hermetic CERDIP)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis