EP610DI-25 vs EP610DM-35 Comparaison

Comparaison détaillée côte à côte de EP610DI-25 par Intel et EP610DM-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DI-25 EP610DM-35
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $23,40
Part Family Classic EPLD Classic EPLD
Macrocells 16 —
Propagation Delay (tPD) 25 ns 35 ns
Maximum Pipelined Clock Frequency 100 MHz (max fCNT, per family datasheet) —
I/O Pins 16 (bidirectional) 24 dedicated I/O (input + bidirectional)
Dedicated Inputs 4 —
Total User I/O 20 —
Technology CMOS EPROM (UV-erasable) —
Supply Voltage (VCC) 5 V nominal 5 V (single supply)
Package Type Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 —
Nombre de broches 24 —
Type de montage Through-Hole (DIP) —
Température de fonctionnement Industrial (per "I" suffix) —
Speed Grade Suffix 25 = 25 ns —
Compliance RoHS status unknown (legacy 1990s part) —
Manufacturer — Altera (Rochester Electronics authorized stock)
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Boîtier — 24-pin CDIP (CERDIP) with UV window
Temperature Grade (M) — Military -55°C to +125°C
Programmability — UV-erasable, reprogrammable
Plage de température de fonctionnement — -55°C to +125°C
Niveau MSL — [DATA_NEEDED: MSL rating]
Statut RoHS — Non-compliant (contains lead, hermetic CERDIP)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis