EP610DM-35 vs EP610IPC-10 Comparaison

Comparaison détaillée côte à côte de EP610DM-35 par Altera et EP610IPC-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DM-35 EP610IPC-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,40 $16,40
Manufacturer Altera (Rochester Electronics authorized stock) —
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 15 ns (commerical -10 grade)
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) —
Boîtier 24-pin CDIP (CERDIP) with UV window 24-pin PDIP (Plastic DIP)
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) 16
Programmability UV-erasable, reprogrammable —
Plage de température de fonctionnement -55°C to +125°C —
Niveau MSL [DATA_NEEDED: MSL rating] —
Statut RoHS Non-compliant (contains lead, hermetic CERDIP) —
Family — Altera Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Programmable Gates — 300 usable gates
Macrocells — 16
Maximum Operating Frequency — 100 MHz
Product Terms — 160 total
Dedicated Inputs — 4
Total Input Pins — 20
Tension d'alimentation — 5 V
Architecture — Turbo-only AND-OR-NOT, PAL-type
Technology — CMOS EPROM (UV-erasable / OTP)
Température de fonctionnement — -40C to +85C (industrial)
Programming Method — Altera programming hardware (UV erase for I grade, OTP for C grade)
TTL Emulation — 100% TTL compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis