EP910DC-40 vs EP910DI-35 Comparaison

Comparaison détaillée côte à côte de EP910DC-40 par Altera et EP910DI-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DC-40 EP910DI-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $13,95 $35,20
Device Family Classic EPLD (EP910 series) —
Architecture PAL-type AND/OR, UV-erasable CMOS —
Macrocells 24 24
Dedicated Inputs 12 10
Bidirectional I/O Pins 24 20
Total Inputs to Logic Array 36 —
Product Terms 240 maximum —
Maximum Propagation Delay (tPD) 40 ns —
Maximum Operating Frequency (fMAX) 25 MHz —
Global Clocks 2 —
Tension d'alimentation 5 V (typical for Classic EPLD family) —
Operating Temperature (Commercial) 0 °C to 70 °C —
Boîtier DIP-40 (ceramic, through-hole) CDIP-40 (Ceramic DIP with UV window)
Type de montage Through-Hole Through-Hole
Statut RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified]
Programming Method UV-erase + EPROM programmer; on-board logic test circuitry EPROM programmer + JEDEC fuse map
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD
Usable Gates — 450
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency (fCNT) — 28.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Supply Current (ICC) — 40 mA typical
Total Pins — 40
Température de fonctionnement — -40C to +85C (industrial)
Technology — CMOS, UV-erasable EPROM
Erasure Method — UV light through quartz window
Logic Family — PAL-type AND/OR array with D flip-flops
Manufacturer — Original Altera; long-term authorized by Rochester Electronics, LLC

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis