EP910DI-35 vs EP9100C-30 Comparaison

Comparaison détaillée côte à côte de EP910DI-35 par Altera et EP9100C-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DI-35 EP9100C-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $35,20 $7,95
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD Altera Classic EPLD
Macrocells 24 48
Usable Gates 450 —
Propagation Delay (tPD) 35 ns 30 ns
Maximum Toggle Frequency (fCNT) 28.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V (5 V nominal)
Supply Current (ICC) 40 mA typical —
Dedicated Inputs 10 24
Bidirectional I/O Pins 20 —
Total Pins 40 —
Boîtier CDIP-40 (Ceramic DIP with UV window) 40-pin ceramic DIP (CDIP) / 44-pin PLCC (windowed) / 40-pin PDIP
Type de montage Through-Hole Through-Hole (DIP) / Surface Mount (PLCC)
Température de fonctionnement -40C to +85C (industrial) 0C to +70C (commercial)
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable (window) or OTP
Programming Method EPROM programmer + JEDEC fuse map JEDEC via Altera APU or compatible programmer
Erasure Method UV light through quartz window —
Statut RoHS [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified] [DATA_NEEDED: rohs_status]
Logic Family PAL-type AND/OR array with D flip-flops —
Manufacturer Original Altera; long-term authorized by Rochester Electronics, LLC —
Logic Density — 900 usable gates (approx.)
Flip-Flops — 24
Maximum Toggle Frequency (fMAX) — 62.5 MHz
I/O Standard — TTL-compatible
Military Grade Variant — EP9100C-30/883 (MIL-STD-883 compliant)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis