EP910DM-40 vs EP910DM883B Comparaison

Comparaison détaillée côte à côte de EP910DM-40 par Altera et EP910DM883B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DM-40 EP910DM883B
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,00 $7,10
Product Type UV Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EP910 Classic EPLD - EP910 Series
Architecture PAL-type AND/OR with global programmable interconnect bus PAL-type AND-OR-NOT, CMOS
Macrocells 24 24
Dedicated Inputs 36 —
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 240
Propagation Delay (tPD) 40 ns 40 ns (typical)
External Clocks 2 —
Process Technology CMOS —
Boîtier 40-pin Ceramic DIP (Cerdip) with UV window CDIP-40 (Ceramic DIP, 40-pin)
Type de montage Through-Hole (DIP) Through-Hole (DIP)
Température de fonctionnement [DATA_NEEDED: operating temperature range] -55 °C to +125 °C (military)
Tension d'alimentation 5 V —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Programming Interface JEDEC-standard fuse-map / UV erasure —
Manufacturer — Altera (now part of Intel)
Device Type — Erasable Programmable Logic Device (EPLD)
Inputs — 36
Outputs — 24
Fréquence d'horloge maximale — 25 MHz
Supply Voltage (VCC) — 5 V
Programming Voltage (VPP) — 12.5 V (UV-erase window)
MIL Processing — MIL-STD-883B Class B
Configuration Memory — UV-erasable EPROM
Logic Elements — Combinational + Registered
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis