EP910IDI-15 vs EP910DC-15 Comparaison

Comparaison détaillée côte à côte de EP910IDI-15 par Altera et EP910DC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910IDI-15 EP910DC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $29,00 $10,75
Family Classic EPLD Altera Classic EPLD
Device Type CPLD (Complex Programmable Logic Device) —
Logic Gates 450 gates —
Macrocells 24 24
Maximum User I/O Pins 36 —
Pin-to-Pin Propagation Delay (tpd) 15 ns —
Maximum Counter Frequency 66.6 MHz —
Supply Voltage (Vcc) 5 V —
Technology CMOS EPROM CMOS EPROM, UV-erasable
Program/Erase Method UV-erasable windowed CerDIP —
Boîtier 40-pin CDIP (CerDIP) with quartz window 24-pin ceramic DIP (DC)
Température de fonctionnement -40C to +85C (industrial, "I" grade) 0C to +70C (commercial)
Type de montage Through-hole (DIP) Through-Hole
Macrocells Configurable As D, T, JK, SR flip-flop, or combinatorial —
Development Tool MAX+PLUS II (legacy) / Altera Classic compiler —
Programming Hardware Altera Logic Programmer card —
Statut RoHS [DATA_NEEDED: RoHS compliance of CDIP windowed part] [DATA_NEEDED: not explicitly stated in verified data]
Logic Family Compatibility Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages —
Device Density — 900 usable gates
Logic Elements — [DATA_NEEDED: exact LE count]
Dedicated Inputs — 12
Bidirectional I/O Pins — 12
Flip-Flops — 10
Product Terms per Macrocells — 24
Maximum Propagation Delay (tPD) — 15 ns
Speed Grade — 15
Supply Voltage (VCC) — 5 V (typical)
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis