EP910ILC-15N vs EP910ILC-12 Comparaison

Comparaison détaillée côte à côte de EP910ILC-15N par Altera et EP910ILC-12 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910ILC-15N EP910ILC-12
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $12,40
Family Classic Altera EP910 Classic EPLD
Product Type CPLD (Complex Programmable Logic Device) Classic EPLD (Erasable Programmable Logic Device)
Logic Gates 450 —
Macro Cells 24 —
Maximum Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 66.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V
User I/O Pins 36 —
Dedicated Input Pins 16 —
Boîtier PLCC-44 (J-lead, surface mount) 28-PLCC (J-Lead, 11.5 x 11.5 mm)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0 C to +70 C (commercial) -40 °C to +85 °C (industrial grade, 'I' suffix)
Process Technology CMOS EPROM (one-time programmable) —
JTAG Support IEEE 1149.1 boundary-scan —
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Programming EPROM / JTAG (Classic EP-series) —
Number of Macrocells — 24
Usable Gates — 450 (typical)
Propagation Delay (tPD) — 12 ns (max)
Nominal Supply — 5 V
Memory Technology — UV-erasable CMOS EPROM
Configuration Storage — Non-volatile EPROM (instant-on)
Programming Method — Altera programming algorithm (serial/parallel master-slave)
Niveau MSL — [DATA_NEEDED: MSL level]
Nombre de broches — 28
Feedback Paths — 16 dedicated

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis