EP910JC-30 vs EP910JC-35 Comparaison
Comparaison détaillée côte à côte de EP910JC-30 par Intel et EP910JC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910JC-30 | EP910JC-35 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $9,95 |
| Family | Classic EPLD (MAX-style) | — |
| Propagation Delay (tpd) | 30 ns | — |
| Maximum Internal Frequency (Fmax) | 33.3 MHz | — |
| Macrocells | 24 | 24 |
| Inputs | 36 | 36 |
| Product Terms | 240 | — |
| Outputs | 10 dedicated | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS EPROM, UV-erasable | CMOS EPROM, UV-erasable / OTP |
| Boîtier | 44-pin Windowed Ceramic J-Lead Chip Carrier (CQCC-44 / JLCC-44) | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0C to 70C (Commercial) |
| Supply Current (Icc) | [DATA_NEEDED: Icc typical / maximum] | — |
| Type de montage | Surface Mount (socket-mountable) | Surface Mount (PLCC socket recommended) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: rohs status] |
| Logic Blocks | 24 macrocells (AND/OR array architecture) | — |
| Logic Family | — | Classic EPLD (CMOS EPROM) |
| I/O Pins | — | 24 |
| Propagation Delay (max) | — | 38 ns (tPD) |
| Fréquence d'horloge maximale | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Package Type | — | 44-pin PLCC (Plastic J-Lead Chip Carrier) |
| Terminal Form | — | J BEND |
| Package Code | — | QCCJ |
| Package Shape | — | SQUARE |
| Temperature Grading | — | COMMERCIAL |
| Equivalent Gates | — | Approx. 900 usable gates |