EP910JC-30 vs EP910PI-20 Comparaison

Comparaison détaillée côte à côte de EP910JC-30 par Intel et EP910PI-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910JC-30 EP910PI-20
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $9,75
Family Classic EPLD (MAX-style) —
Propagation Delay (tpd) 30 ns —
Maximum Internal Frequency (Fmax) 33.3 MHz —
Macrocells 24 24
Inputs 36 —
Product Terms 240 —
Outputs 10 dedicated —
Supply Voltage (Vcc) 5 V —
Technology CMOS EPROM, UV-erasable CMOS EPROM (UV-erasable windowed variants available)
Boîtier 44-pin Windowed Ceramic J-Lead Chip Carrier (CQCC-44 / JLCC-44) PDIP-40 (PI suffix)
Température de fonctionnement [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
Supply Current (Icc) [DATA_NEEDED: Icc typical / maximum] —
Type de montage Surface Mount (socket-mountable) Through-Hole
Statut RoHS [DATA_NEEDED: RoHS compliance] unknown
Logic Blocks 24 macrocells (AND/OR array architecture) —
Device Family — Altera Classic EPLD Family
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5 V (+/- 5%)
Configuration Method — Non-volatile EPROM (no boot PROM required)
Dedicated Inputs — 12
Bidirectional I/O Pins — 24
Maximum Counter Frequency — 125 MHz
Output Drive Current (IOL) — 24 mA (TTL-compatible)
Programmable Polarity — Yes (XOR gate per macrocell)
Macrocell Flip-Flop — Yes (D-type, programmable)
Power Dissipation — [DATA_NEEDED: typical power dissipation in mW]
Programming Interface — JEDEC file via Altera programming hardware
MIL-STD-883 Variant — EP910DM/883B (separate part number)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis