EP910LC-35H vs EP910DM-40 Comparaison

Comparaison détaillée côte à côte de EP910LC-35H par Altera et EP910DM-40 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910LC-35H EP910DM-40
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,00 $21,00
Family Classic EPLD (EP910) Altera Classic EP910
Logic Elements 24 macrocells —
Equivalent Gates 450 usable gates —
Propagation Delay (tpd) 35 ns —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable EPROM —
Boîtier 40-pin Ceramic DIP (H suffix) 40-pin Ceramic DIP (Cerdip) with UV window
User I/O Pins 36 —
Dedicated Inputs 10 36
Température de fonctionnement [DATA_NEEDED: operating temperature range grade] [DATA_NEEDED: operating temperature range]
Erasure Method UV (quartz window on H package) —
Programming Method Altera hardware programmer —
Logic Levels TTL compatible —
Courant de repos [DATA_NEEDED: typical ICC value] —
Process Node [DATA_NEEDED: process geometry] —
Type de montage Through-hole (Ceramic DIP) Through-Hole (DIP)
Statut RoHS unknown [DATA_NEEDED: RoHS compliance status]
Lifecycle Obsolete (long-term supply via Rochester Electronics) —
Product Type — UV Erasable Programmable Logic Device (EPLD)
Architecture — PAL-type AND/OR with global programmable interconnect bus
Macrocells — 24
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Product Terms — 240
Propagation Delay (tPD) — 40 ns
External Clocks — 2
Process Technology — CMOS
Tension d'alimentation — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis