EP910LI-40T vs EP910LC-40T Comparaison
Comparaison détaillée côte à côte de EP910LI-40T par Intel et EP910LC-40T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-40T | EP910LC-40T |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $10,40 |
| Family | Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Maximum Inputs | 36 | — |
| Maximum Outputs | 24 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| Technology | CMOS, UV-erasable EPROM | CMOS, UV-erasable |
| Tension d'alimentation | 5 V (typical) | 5 V (4.75 V to 5.25 V) |
| Température de fonctionnement | -40C to +85C (Industrial) | -40 C to +85 C (commercial, per -LC suffix family) |
| Architecture | PAL-type with global bus | — |
| Boîtier | Tape and Reel (suffix T); 40-pin DIP / 44-pin PLCC | PLCC-44 (PQCC44) |
| Statut RoHS | [DATA_NEEDED: rohs status] | [DATA_NEEDED: RoHS status - not stated in web data] |
| Programming Method | Altera Master Programming Unit (MPU), no JTAG | — |
| Equivalent Gates | — | 450 gates |
| Logic Array Blocks | — | 4 Logic Expandable AND-OR arrays |
| User I/O Pins | — | 36 |
| Maximum Frequency (fMAX) | — | 25 MHz |
| Programming | — | Altera MAX+PLUS II / APLUS tools |
| Erase/Reprogram Cycles | — | 100 (windowed UV-erase family) |
| Nombre de broches | — | 44 |
| Packaging Option | — | Tape and Reel (T suffix) |