EP910LI-40T vs EP910LI-35 Comparaison
Comparaison détaillée côte à côte de EP910LI-40T par Intel et EP910LI-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-40T | EP910LI-35 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $25,80 |
| Family | Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Maximum Inputs | 36 | — |
| Maximum Outputs | 24 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 40 ns | — |
| Technology | CMOS, UV-erasable EPROM | — |
| Tension d'alimentation | 5 V (typical) | 5 V (4.75 V to 5.25 V) |
| Température de fonctionnement | -40C to +85C (Industrial) | -40 °C to +85 °C (Industrial) |
| Architecture | PAL-type with global bus | — |
| Boîtier | Tape and Reel (suffix T); 40-pin DIP / 44-pin PLCC | 44-pin PLCC (J-lead) |
| Statut RoHS | [DATA_NEEDED: rohs status] | — |
| Programming Method | Altera Master Programming Unit (MPU), no JTAG | — |
| Device Series | — | EP910 |
| Usable Gates | — | 900 |
| Maximum User I/O Pins | — | 38 |
| Propagation Delay (t_PD) | — | 35 ns |
| Maximum Counter Frequency (f_CNT) | — | 76.9 MHz |
| Process Technology | — | CMOS EPROM |
| Programming Technology | — | EPROM (UV-erasable) |
| Erase/Program Cycles | — | ≥100 |
| Type de montage | — | Surface Mount |
| Lead Pitch | — | 1.27 mm |