EP910PC-0 vs EP910PC-25 Comparaison
Comparaison détaillée côte à côte de EP910PC-0 par Altera et EP910PC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PC-0 | EP910PC-25 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,70 | $16,92 |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Classic EPLD | — |
| Usable Gates | 900 gates | 900 |
| Macrocells | 24 | 24 |
| Logic Blocks | 6 (4 macrocells each) | — |
| Dedicated Inputs | 10 | 10 |
| I/O Pins | 24 | — |
| Boîtier | PDIP-40 (Plastic DIP, 40-pin) | PDIP-24 (Plastic DIP) |
| Speed Grade | -0 (slowest) | — |
| Tension d'alimentation | 5 V (single supply) | — |
| Process Technology | CMOS | — |
| Logic Compatibility | 100% TTL emulation | — |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programming Method | UV-erasable / OTP | — |
| Type de montage | Through-Hole (DIP) | — |
| Product Family | — | Classic EPLD |
| Integration Gates (typical) | — | 4800 |
| Pin-to-Pin Delay (tPD) | — | 25 ns |
| Maximum Operating Frequency (fMAX) | — | 33.3 MHz |
| Supply Voltage (VCC) | — | 5 V +/- 10% |
| Technology | — | CMOS EPROM |
| Nombre de broches | — | 24 |
| Dedicated I/O Pins | — | 12 |
| TTL Compatibility | — | 100% TTL emulation |
| Erasure Method | — | Not erasable in plastic package (windowless) |