EP910PC-0 vs EP910PC-35 Comparaison
Comparaison détaillée côte à côte de EP910PC-0 par Altera et EP910PC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PC-0 | EP910PC-35 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,70 | $8,70 |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Classic EPLD | Classic EPLD |
| Usable Gates | 900 gates | — |
| Macrocells | 24 | 24 |
| Logic Blocks | 6 (4 macrocells each) | — |
| Dedicated Inputs | 10 | 12 |
| I/O Pins | 24 | 24 |
| Boîtier | PDIP-40 (Plastic DIP, 40-pin) | 40-pin PDIP (Plastic DIP) |
| Speed Grade | -0 (slowest) | — |
| Tension d'alimentation | 5 V (single supply) | 5 V |
| Process Technology | CMOS | — |
| Logic Compatibility | 100% TTL emulation | — |
| Température de fonctionnement | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| Programming Method | UV-erasable / OTP | UV-erase (ceramic) / OTP (plastic), A+PLUS / MAX+PLUS tools |
| Type de montage | Through-Hole (DIP) | Through-Hole |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Total Inputs | — | 36 |
| Product Terms | — | 240 |
| Propagation Delay (tPD) | — | 35 ns |
| Maximum Counter Frequency | — | 37 MHz |
| Internal Performance Frequency | — | 100 MHz |
| Technology | — | CMOS, UV-erasable/OTP |
| Architecture | — | PAL-type sum-of-products, AND/OR array |
| Compliance / RoHS | — | [DATA_NEEDED: RoHS status - legacy part] |