EP910PC-15 vs EP610PC-15 Comparaison

Comparaison détaillée côte à côte de EP910PC-15 par Altera et EP610PC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PC-15 EP610PC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,80 $17,50
Family Altera Classic EPLD Classic EPLD
Usable Gates 900 300 gates
Macrocells 24 16
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (single supply)
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Boîtier 24-pin PDIP (PDIP-24, 0.300 inch) PDIP-24 (plastic DIP, 24-pin)
Type de montage Through-Hole Through-Hole (DIP)
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card —
Statut RoHS [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] [DATA_NEEDED: RoHS status]
Niveau MSL Not applicable (through-hole) —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Pipelined Data Rate — Up to 100 MHz
Technology — CMOS
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
Nombre de broches — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis