EP910PC-15 vs EP610PC-15 Comparación

Comparación detallada lado a lado de EP910PC-15 por Altera y EP610PC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910PC-15 EP610PC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $12,80 $17,50
Family Altera Classic EPLD Classic EPLD
Usable Gates 900 300 gates
Macrocells 24 16
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (single supply)
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Encapsulado 24-pin PDIP (PDIP-24, 0.300 inch) PDIP-24 (plastic DIP, 24-pin)
Tipo de montaje Through-Hole Through-Hole (DIP)
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card —
Estado RoHS [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] [DATA_NEEDED: RoHS status]
Nivel MSL Not applicable (through-hole) —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Pipelined Data Rate — Up to 100 MHz
Technology — CMOS
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
Recuento de pines — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización