EP910PI-25 vs EP910PC-30 Comparaison
Comparaison détaillée côte à côte de EP910PI-25 par Intel et EP910PC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PI-25 | EP910PC-30 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,95 | $6,50 |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device | EP910 | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | 12 bidirectional |
| Pin-to-Pin Propagation Delay (tPD) | 25 ns | 30 ns |
| Maximum Clock Frequency (fMAX) | 40 MHz | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V ±10% |
| Process Technology | 5 V CMOS (EPROM-based) | — |
| Boîtier | PDIP-40 (Plastic DIP) | PDIP-40 (plastic DIP, 0.6 inch) |
| Nombre de broches | 40 | — |
| Type de montage | Through-Hole | Through-hole DIP |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programmability | UV-erasable (windowed) / one-time-programmable | — |
| Statut RoHS | Non-compliant (PDIP package) | Non-compliant (contains lead, PDIP package) |
| Usable Gates | — | ~450 |
| Maximum Counter Frequency (fCNT) | — | 33.3 MHz |
| Logic Inputs | — | 36 dedicated |
| Logic Array Blocks (LABs) | — | 4 |
| Programming Technology | — | UV-erasable EPROM cell |
| TTL Emulation | — | 100% TTL-compatible |
| Power Dissipation | — | [DATA_NEEDED: power dissipation mW] |