EP910PI-40 vs EP910PI-30T Comparaison

Comparaison détaillée côte à côte de EP910PI-40 par Altera et EP910PI-30T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PI-40 EP910PI-30T
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $10,95
Device Family Classic EPLD —
Part Number EP910PI-40 —
Architecture PAL-type macrocell, CMOS, UV-erasable —
Number of Macrocells 24 —
Number of Dedicated Inputs 12 —
Number of I/O Lines 24 —
External Clock Inputs 2 —
Fréquence d'horloge maximale 25 MHz —
Propagation Delay (tPD) 43 ns 30 ns
Speed Grade -40 (43 ns) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V (5 V nominal)
Boîtier PDIP-40 (Plastic DIP, 40-pin) —
Température de fonctionnement 0C to +70C (commercial) -40 C to +85 C (industrial)
Type de montage Through-Hole Through-Hole
Process Technology CMOS (UV-erasable) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Programming Method UV-erase + Altera programmer (legacy) —
Programmable Polarity Yes (user-configurable output) —
Output Enable Control Yes (per-pin three-state) —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD
Macrocells — 24
Usable Gates — 480
Dedicated Inputs — 10
Register (Clock-to-Output) Delay — 20 ns
Technology — CMOS, UV-erasable (windowed ceramic)
Package Type — 40-pin PDIP (ceramic windowed)
Programming — Altera Classic device programmer / MAX+PLUS II flow
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis