EPC16QI100 vs EPC16QI100TBAC Comparaison
Comparaison détaillée côte à côte de EPC16QI100 par Altera et EPC16QI100TBAC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPC16QI100TBAC - Altera Enhanced Configuration PROM 16Mb | FPGA
EPC16QI100TBAC ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPC16QI100 | EPC16QI100TBAC |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $15,40 | $15,95 |
| Taille de mémoire | 16 Mb (1048576 words) | — |
| Programmable Type | In System Programmable (ISP) | — |
| Tension d'alimentation | 3.3 V (core and I/O) | 3.3 V |
| Tension d'alimentation de fonctionnement | 3.0 V to 3.6 V | — |
| Configuration Clock Frequency | 33 MHz | — |
| Interface | Serial | — |
| Boîtier | 100-PQFP (20 x 14 mm) | 100-pin PQFP (20 x 14 mm) |
| Nombre de broches | 100 | — |
| Température de fonctionnement | -40 °C to +85 °C (Industrial) | -40C to +85C (industrial) |
| JTAG Support | Yes (IEEE 1149.1 boundary scan) | Yes (IEEE 1149.1 boundary-scan and programming) |
| IEEE 1532 ISP Compliance | Yes | — |
| Jam STAPL Support | Yes | — |
| Type de montage | Surface Mount | Surface Mount (PQFP) |
| Temperature Grade | Industrial | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | — |
| Memory Density | — | 16 Mbit (2 Mbyte) |
| Type de mémoire | — | Flash (Enhanced Configuration Device) |
| Configuration Modes | — | Passive Parallel Synchronous (PPS), Passive Parallel Asynchronous (PPA), Passive Serial (PS) |
| Maximum Configuration Clock | — | 40 MHz |
| Number of Configuration Pages | — | Up to 8 (selectable via PGM[2..0]) |
| In-System Programmable | — | Yes (via JTAG / IEEE 1149.1) |
| Supported FPGA Families | — | Altera Stratix, Cyclone, Arria series |
| Data Compression | — | Supported (15-30% density gain depending on target FPGA) |
| Niveau MSL | — | 3 (168 hours) |
| Lead-Free / RoHS | — | Lead-free (per JEDEC J-STD-020); RoHS compliance: [DATA_NEEDED] |
| Dynamic Reconfiguration | — | Yes (page mode via PGM[2..0] pins) |
| Configuration Controller | — | Integrated |
| Programming Interface | — | JTAG / 4-wire passive serial |