EPC16UI8B vs EPC16SI16N Comparaison
Comparaison détaillée côte à côte de EPC16UI8B par Altera et EPC16SI16N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPC16SI16N - 16Mb Enhanced Configuration Device, 16-SOIC | Altera / Intel
EPC16SI16N ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPC16UI8B | EPC16SI16N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $12,50 | $4,35 |
| Memory Density | 16 Mbit (2 MB) | — |
| Fonction | Enhanced Configuration Device for SRAM-based LUT FPGAs | — |
| Interface | Active Serial (AS), JTAG | Altera enhanced serial configuration (DCLK, DATA, nCS, nRESET, nSTATUS) |
| Tension d'alimentation | 2.5 V / 3.3 V | — |
| Boîtier | USON-8 / WSON-8 (8-pin) | 16-pin SOIC (300 mil, 'SI' suffix) |
| Température de fonctionnement | -40 C to +85 C (Industrial) | -40 C to +85 C (industrial, 'SI' suffix) |
| Architecture | Multi-page flash, up to 8 pages | — |
| In-System Programming | Yes (JTAG) | — |
| Compression Support | Yes (bitstream decompression) | — |
| Remote System Upgrade | Yes | — |
| Cascade Support | Yes (multi-FPGA) | — |
| Type de montage | Surface Mount | Surface Mount |
| Silicon Revision | B (second revision) | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | Compliant |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Type de mémoire | — | Non-volatile flash (enhanced configuration device) |
| Taille de mémoire | — | 16 Mb (16,777,216 bits) |
| Programming Interface | — | JTAG (IEEE 1149.1 boundary scan) |
| Maximum Operating Frequency | — | 40 MHz (fast configuration mode) |
| Tension d'alimentation de fonctionnement | — | 3.3 V (typ) |
| Lead-Free / Finish | — | Lead-free (matte tin), 'N' suffix |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |
| In-System Programmability | — | Yes (via JTAG, multiple reprogramming cycles) |
| Compatible FPGA Series | — | Altera Stratix II, Stratix III, Cyclone, Cyclone II, Cyclone III |
| Configuration Daisy-Chaining | — | Supported (multiple devices / multiple FPGAs) |
| On-Chip Charge Pump | — | Integrated (no external VPP required) |