EPC2LI20 vs EPC2LC20-V Comparaison
Comparaison détaillée côte à côte de EPC2LI20 par Altera et EPC2LC20-V par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC2LI20 | EPC2LC20-V |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,95 | $9,45 |
| Taille de mémoire | 1.6 Mb (1,572,864 bits) | — |
| Type de mémoire | Flash (in-system programmable) | Configuration PROM (Flash-based, in-system programmable) |
| Programmable Type | In System Programmable (ISP) | — |
| Fonction | Configuration PROM for SRAM-based FPGAs | — |
| Supply Voltage - Operating | 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) | — |
| Température de fonctionnement | -40 C to +85 C (Industrial) | — |
| Boîtier / Format | 20-PLCC (J-lead, 9x9 mm) | — |
| Type de montage | Surface Mount (PLCC socket-compatible) | Surface Mount (PLCC socket compatible) |
| Configuration Interface | Serial or Byte-wide (parallel) | Serial (Altera FPP/PS modes via DCLK/nSTATUS/CONF_DONE) |
| Decompression | On-chip (supports compressed bitstreams) | — |
| JTAG / ISP Interface | IEEE 1532 (TCK, TMS, TDI, TDO) | — |
| Multi-Device Support | Yes (daisy-chain configuration) | — |
| User-Accessible Memory | Yes (unused flash available to user logic) | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant (per distributor listings) |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Memory Density | — | 1.6 Mbit |
| Maximum Configuration Clock | — | 10 MHz |
| Supply Voltage VCC | — | 3.3 V |
| I/O Tolerance | — | 5 V tolerant on configuration pins |
| In-System Programming | — | Yes, via IEEE 1149.1 JTAG (TMS/TCK/TDI/TDO) |
| Cascade Support | — | Yes, daisy-chainable for >1.6 Mbit designs |
| Operating Temperature Range (V suffix) | — | 0 °C to +70 °C (commercial) |
| Package Type | — | 20-pin PLCC (JEDEC MS-018) |
| Package Dimensions | — | 9 x 9 mm body, 1.27 mm pitch |
| Supported FPGA Families | — | APEX 20K, ACEX 1K, FLEX 10K, FLEX 6000, MAX 9000 |
| Lead-Free | — | Yes |