EPM2210F256I5 vs EPM2210F256C5 Comparaison
Comparaison détaillée côte à côte de EPM2210F256I5 par Altera et EPM2210F256C5 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM2210F256C5 - MAX II CPLD 1700 Macrocells 201MHz FBGA-256 | Altera / Intel
EPM2210F256C5 NrndComparaison des spécifications
| Paramètre | EPM2210F256I5 | EPM2210F256C5 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $20,80 | $14,95 |
| Family | MAX II | — |
| Series | MAX II CPLD | EPM2210 |
| Number of Macrocells | 1700 | — |
| Number of Logic Elements | 2210 | — |
| Maximum Internal Frequency | 201.1 MHz | 201.1 MHz |
| Maximum Propagation Delay (tpd) | 7.0 ns | — |
| Supply Voltage - Internal | 2.5 V, 3.3 V | — |
| Operating Temperature (TJ) | -40 C to +100 C | — |
| Boîtier / Format | 256-FBGA (17x17) | — |
| Type de montage | Surface Mount | Surface Mount |
| Programmable I/O Pins | [DATA_NEEDED: number of user I/O pins] | — |
| User Flash Memory | 8 Kbit | — |
| Number of Logic Array Blocks | 16 | — |
| I/O Voltage Standards | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| JTAG Compliant | Yes (IEEE 1149.1) | — |
| In-System Programmable | Yes (via ByteBlaster/USB-Blaster) | — |
| Statut RoHS | Non-compliant (contains lead, per IC Components datasheet) | Compliant |
| Delivery Type | Tray | — |
| Device Family | — | MAX II |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macro Cells (Logic Elements) | — | 1700 |
| Propagation Delay | — | 5 ns (C5 speed grade) |
| User I/Os | — | 272 |
| Tension d'alimentation | — | 2.5 V / 3.3 V (MultiVolt I/O) |
| Process Technology | — | 0.18 µm flash-based |
| Boîtier | — | 256-ball FineLine BGA (FBGA-256) |
| Package Code | — | BGA, 17 x 17 mm, 1.0 mm pitch |
| Température de fonctionnement | — | 0C to +85C (commercial, C5 suffix) |
| Programming Interface | — | JTAG (IEEE 1149.1), in-system programmable |
| Configuration Memory | — | On-chip flash (instant-on, non-volatile) |
| On-chip User Flash Memory | — | 8 Kbits |
| Niveau MSL | — | 3 (per JEDEC J-STD-020) |