EPM240T100C3N vs EPM240GT100C5N Comparaison
Comparaison détaillée côte à côte de EPM240T100C3N par Altera et EPM240GT100C5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM240T100C3N | EPM240GT100C5N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,05 | $9,20 |
| Series | MAX II | EPM240 |
| Device Family | MAX II CPLD (EPM240) | — |
| Logic Elements (LE) | 240 | — |
| Macrocells | 192 | 192 |
| User I/O Pins | 80 | — |
| User Flash Memory (UFM) | 8 Kbits | 8 Kbits |
| Boîtier | 100-pin TQFP (14x14 mm) | 100-pin TQFP (T100) |
| Configuration Memory | Internal Flash (non-volatile) | Non-volatile Flash (instant-on) |
| Pin-to-Pin Logic Delay (tPD) | 4.4 ns (typical) | — |
| Maximum Operating Frequency | 200 MHz (internal oscillator) | — |
| Core Supply Voltage (VCCINT) | 3.0 V to 3.6 V | 2.5 V or 3.3 V |
| I/O Supply Voltage (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Température de fonctionnement | 0 °C to +85 °C (commercial) | 0C to +85C (Commercial) |
| Quiescent Current (typical) | 35 mA | — |
| Statut RoHS | Compliant | Compliant |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | [DATA_NEEDED: MSL rating] | 3 |
| Family | — | MAX II |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Elements (LEs) | — | 240 |
| User I/Os | — | 80 |
| Pin-to-Pin Delay (tPD) | — | 4.7 ns |
| Programmable Type | — | In-System Programmable (ISP) via JTAG |