EPM240T100C3N vs EPM240GT100C5N Comparação
Comparação detalhada lado a lado de EPM240T100C3N por Altera e EPM240GT100C5N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM240T100C3N | EPM240GT100C5N |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $9,05 | $9,20 |
| Series | MAX II | EPM240 |
| Device Family | MAX II CPLD (EPM240) | — |
| Logic Elements (LE) | 240 | — |
| Macrocells | 192 | 192 |
| User I/O Pins | 80 | — |
| User Flash Memory (UFM) | 8 Kbits | 8 Kbits |
| Encapsulamento | 100-pin TQFP (14x14 mm) | 100-pin TQFP (T100) |
| Configuration Memory | Internal Flash (non-volatile) | Non-volatile Flash (instant-on) |
| Pin-to-Pin Logic Delay (tPD) | 4.4 ns (typical) | — |
| Maximum Operating Frequency | 200 MHz (internal oscillator) | — |
| Core Supply Voltage (VCCINT) | 3.0 V to 3.6 V | 2.5 V or 3.3 V |
| I/O Supply Voltage (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Temperatura de operação | 0 °C to +85 °C (commercial) | 0C to +85C (Commercial) |
| Quiescent Current (typical) | 35 mA | — |
| Status RoHS | Compliant | Compliant |
| Tipo de montagem | Surface Mount | Surface Mount |
| Nível MSL | [DATA_NEEDED: MSL rating] | 3 |
| Family | — | MAX II |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Elements (LEs) | — | 240 |
| User I/Os | — | 80 |
| Pin-to-Pin Delay (tPD) | — | 4.7 ns |
| Programmable Type | — | In-System Programmable (ISP) via JTAG |