EPM3064ATC100-4 vs EPM3064ATC100-10 Comparaison

Comparaison détaillée côte à côte de EPM3064ATC100-4 par Altera et EPM3064ATC100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC100-4 EPM3064ATC100-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,20 $2,85
Family MAX 3000A MAX 3000A
Device Type CPLD (EEPROM-based) —
Macro Cells 64 —
Logic Array Blocks (LABs) 2 —
Usable Gates 1,250 (range 600 to 10,000 across family) —
Maximum User I/O Pins 34 —
Pin-to-Pin Delay (tPD) 4.5 ns —
Counter Frequency (fCNT) 227.3 MHz —
Internal Performance 222.2 MHz —
Supply Voltage VCCINT 3.3 V —
I/O Voltage (MultiVolt) 2.5 V / 3.3 V / 5.0 V —
In-System Programming Yes (IEEE 1149.1 JTAG) —
Process Technology CMOS EEPROM CMOS EEPROM
Boîtier 100-pin TQFP TQFP-100 (100-pin Thin Quad Flat Pack)
Type de montage Surface Mount —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: industrial temp grade option] —
Statut RoHS unknown [DATA_NEEDED: RoHS compliance]
Architecture 5-level Altera MAX —
Logic Gates — 1250 gates
Macrocells — 64
Logic Array Blocks — 2
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Supply Voltage (VCCINT) — 3.3 V
In-System Programmability — IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant
Global Clock Signals — 2 (with optional inversion)
Output Enable Signals — 6 or 10 pin- or logic-driven
Output Slew-Rate Control — Programmable
Operating Temperature Grade — Commercial
MultiVolt I/O Support — 1.5V / 1.8V / 2.5V / 3.3V interfaces

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis