EPM3064ATC44-7 vs EPM3064ATC44-10N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC44-7 par Altera et EPM3064ATC44-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC44-7 | EPM3064ATC44-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,20 | $5,10 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 64 | — |
| Logic Array Blocks | 4 | — |
| Usable Gates | 1.25K | 1250 |
| User I/O Pins | 34 | 34 |
| Nombre de broches | 44 | — |
| Boîtier | TQFP-44 | TQFP-44 (10x10 mm) |
| Speed Grade | -7 (7.5 ns tPD) | — |
| Pin-to-Pin Propagation Delay | 7.5 ns | — |
| Maximum Counter Frequency | 192.3 MHz | 192.3 MHz |
| Supply Voltage (Core) | 3.3 V | — |
| I/O Logic Compatibility | 5.0 V / 3.3 V / 2.5 V (MultiVolt) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG (ISP) | — |
| Process Technology | CMOS EEPROM | — |
| Température de fonctionnement | 0C to +70C (Commercial) | 0C to +70C (commercial) |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | unknown | Compliant |
| Macro Cells | — | 64 |
| Logic Array Blocks (LABs) | — | 4 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Standard | — | MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V) |
| Configuration Memory | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 compliant |
| Boundary-Scan Test | — | IEEE Std. 1149.1 (JTAG) compliant |
| Pin-Locking | — | Yes (across design iterations) |