EPM3128ATC100-10N vs EPM3512AQC20810 Comparaison
Comparaison détaillée côte à côte de EPM3128ATC100-10N par Altera et EPM3512AQC20810 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3128ATC100-10N - 128-Macrocell MAX 3000A CPLD, 10ns, TQFP-100 | Intel
EPM3128ATC100-10N Nrnd
Comparaison des spécifications
| Paramètre | EPM3128ATC100-10N | EPM3512AQC20810 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $5,20 | $16,80 |
| Family | MAX 3000A | MAX 3000A |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 128 | 512 |
| Usable Gates | 2500 | — |
| Number of I/O | 80 | — |
| Logic Elements / Blocks | 8 LABs (16 macrocells each) | — |
| Propagation Delay (tPD) | 10 ns | 10 ns |
| Maximum Internal Frequency (fMAX) | 98 MHz | — |
| Supply Voltage VCCINT | 3.3 V | — |
| I/O Bank Voltage VCCIO | 3.3 V or 2.5 V (selectable) | — |
| Configuration Memory | CMOS EEPROM (non-volatile, instant-on) | On-chip EEPROM, non-volatile, 100+ cycles, 10+ year retention |
| In-System Programming | IEEE Std. 1532-compliant ISP via JTAG | — |
| Boîtier | 100-pin TQFP (14 x 14 x 1.0 mm) | 208-pin PQFP (PQ208) |
| Température de fonctionnement | 0 °C to +70 °C (commercial) | — |
| Type de montage | Surface Mount | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status] |
| Lead-Free | Yes | — |
| Niveau MSL | 3 (per JEDEC J-STD-020) | — |
| Logic Type | — | CPLD (EEPROM-based, non-volatile) |
| User I/Os | — | 172 |
| Logic Array Blocks (LABs) | — | 16 |
| Usable Gates (equivalent) | — | 10000 |
| Speed Grade | — | -10 (tPD = 10 ns) |
| Maximum Internal Frequency | — | 132 MHz |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG, 3.3 V ISP) |
| PCI Compliance | — | PCI Local Bus Specification Revision 2.2 compliant |
| Operating Temperature (commercial) | — | 0 °C to +70 °C |
| Process Technology | — | 0.30 µm CMOS EEPROM |