EPM3512AFC256-10N vs EPM3512AFC256-20 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-10N par Altera et EPM3512AFC256-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-10N EPM3512AFC256-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $43,22 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] —
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
Boîtier 256-ball FBGA (17 mm x 17 mm) 256-ball FBGA (Fine-pitch BGA)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Type de montage Surface Mount (BGA) Surface Mount
Niveau MSL [DATA_NEEDED: MSL rating] [DATA_NEEDED: MSL moisture sensitivity level]
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Nombre de broches — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Configuration Memory — Internal EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis