EPM3512AFC256-2N vs EPM3512AFC256-23 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-2N par Intel et EPM3512AFC256-23 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-2N EPM3512AFC256-23
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,80 $15,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 32 16 (32 macrocells each)
Maximum User I/O Pins 212 —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] 5.5 ns
Maximum Operating Frequency [DATA_NEEDED: fMAX in MHz] 178.6 MHz
Process Technology 0.30 µm CMOS EEPROM 0.30 µm CMOS EEPROM
Configuration Memory Non-volatile EEPROM —
In-System Programmability IEEE Std. 1532 JTAG —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 2.5 V / 3.3 V / 5.0 V MultiVolt —
PCI Compliance 3.3 V PCI-compliant —
Boîtier 256-ball FineLine BGA (FC-256) 256-ball FineLine BGA (FC256), 17 mm x 17 mm
Operating Temperature (Commercial) 0 °C to +70 °C —
Statut RoHS Compliant —
Lead-Free Yes —
Type de montage Surface Mount (BGA) Surface Mount (BGA)
Usable Gates — 10,000
Pin-to-Pin Delay — 23 ns
Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
User I/O Pins — [DATA_NEEDED: user I/O count for FC256]
Programming Interface — JTAG (IEEE Std. 1149.1) / ISP
Température de fonctionnement — [DATA_NEEDED: operating temperature grade]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis