EPM3512AFC256-3N vs EPM3512AFC256-10N Comparaison
Comparaison détaillée côte à côte de EPM3512AFC256-3N par Altera et EPM3512AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFC256-3N | EPM3512AFC256-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $23,40 | $43,22 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10000 |
| Logic Array Blocks (LABs) | 16 | [DATA_NEEDED: number of LABs] |
| Maximum Operating Frequency | 116.3 MHz | — |
| Pin-to-Pin Delay (tPD) | 3.5 ns (speed grade -3) | 10 ns |
| Speed Grade | -3 (slowest in family) | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Boîtier | 256-ball FineLine BGA (FC-256) | 256-ball FBGA (17 mm x 17 mm) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Programming Interface | JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP | — |
| Configuration Memory | Non-volatile EEPROM | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature grade] | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| User I/O Pins | — | 208 |
| Operating Frequency (fMAX) | — | [DATA_NEEDED: fMAX MHz] |
| Setup Time (tSU) | — | 4.5 ns |
| VCCINT (Core Supply) | — | 3.3 V |
| VCCIO (I/O Supply) | — | 3.3 V or 2.5 V |
| Technology | — | CMOS EEPROM-based, non-volatile |
| Operating Temperature (Commercial) | — | 0 C to +70 C |
| ISP Interface | — | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 |
| Niveau MSL | — | [DATA_NEEDED: MSL rating] |