EPM3512AFC256-3N vs EPM3512AFC256-2 Comparaison
Comparaison détaillée côte à côte de EPM3512AFC256-3N par Altera et EPM3512AFC256-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFC256-3N | EPM3512AFC256-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $23,40 | $14,85 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | — |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum Operating Frequency | 116.3 MHz | [DATA_NEEDED: fMAX MHz] |
| Pin-to-Pin Delay (tPD) | 3.5 ns (speed grade -3) | — |
| Speed Grade | -3 (slowest in family) | -2 |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Boîtier | 256-ball FineLine BGA (FC-256) | BGA-256 (FineLine BGA) |
| Type de montage | Surface Mount | — |
| Programming Interface | JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP | JTAG (IEEE Std 1149.1) / ByteBlaster |
| Configuration Memory | Non-volatile EEPROM | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature grade] | 0C to +70C (commercial) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| Maximum User I/O Pins | — | 212 |
| Propagation Delay (tPD, -2 grade) | — | [DATA_NEEDED: tPD ns] |
| Core Supply Voltage | — | 3.3 V |
| I/O Output Drive Voltage | — | 2.5 V or 3.3 V (MultiVolt) |
| Input Tolerance | — | 2.5 V, 3.3 V, 5.0 V tolerant |
| Ball Pitch | — | 1.0 mm |
| Process Technology | — | 0.30 um CMOS EEPROM |