EPM3512AFI256-10 vs EPM3512AFC256-10 Comparaison
Comparaison détaillée côte à côte de EPM3512AFI256-10 par Intel et EPM3512AFC256-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFI256-10 | EPM3512AFC256-10 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $18,75 | $17,50 |
| Family | MAX 3000A | MAX 3000A |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Equivalent Gates | 10,000 | — |
| Macrocells | 512 | 512 |
| User I/Os | 208 | — |
| Pin-to-Pin Logic Delay (tPD) | 4.5 ns | — |
| Maximum Counter Frequency | 227.3 MHz | 87 MHz |
| Propagation Delay | 7.5 ns (max, per chipdig summary) | — |
| Core Voltage | 3.3 V | — |
| MultiVolt I/O Levels | 5.0 V / 3.3 V / 2.5 V | — |
| Process Technology | CMOS EEPROM | — |
| In-System Programmability | Yes, IEEE Std. 1532 (3.3 V ISP) | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) |
| Boîtier | FBGA-256 (FineLine BGA, 256 balls) | 256-pin FBGA |
| Température de fonctionnement | 0C to +70C (commercial) | — |
| Logic Family | CMOS | — |
| Statut RoHS | [DATA_NEEDED: rohs_status] | unknown |
| Tension d'alimentation | 3.3 V (core); MultiVolt I/O to 5.0 V | — |
| Logic Array Blocks (LABs) | — | 16 |
| Usable Gates | — | 10,000 |
| Maximum I/O Pins | — | 208 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Voltage Tolerance | — | 5-V tolerant |
| Programmable Technology | — | CMOS EEPROM |
| Plage de température de fonctionnement | — | [DATA_NEEDED: industrial/commercial operating temperature range] |
| Nombre de broches | — | 256 |
| Type de montage | — | Surface Mount |
| Architecture | — | MAX (Multiple Array matriX) EEPROM-based |