EPM3512AQC210-10 vs EPM3512AFI256-10 Comparaison
Comparaison détaillée côte à côte de EPM3512AQC210-10 par Altera et EPM3512AFI256-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AQC210-10 | EPM3512AFI256-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,40 | $18,75 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Logic Macrocells | 512 | — |
| Logic Array Blocks (LABs) | 16 (32 macrocells each) | — |
| Maximum User I/O Pins | 172 | — |
| Speed Grade | -10 (10 ns tPD) | — |
| Pin-to-Pin Propagation Delay (tPD1, max) | 10 ns | — |
| Maximum Operating Frequency (fCNT) | 125 MHz | — |
| Supply Voltage - Core (VCCINT) | 3.3 V | — |
| Supply Voltage - I/O (VCCIO) | 3.3 V or 2.5 V | — |
| Input Voltage Tolerance | 5.0 V tolerant | — |
| Programmable Technology | EEPROM (in-system programmable) | — |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Boîtier | PQFP-210 | FBGA-256 (FineLine BGA, 256 balls) |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Type de montage | Surface Mount | — |
| Statut RoHS | [DATA_NEEDED: rohs_compliance_status] | [DATA_NEEDED: rohs_status] |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Equivalent Gates | — | 10,000 |
| Macrocells | — | 512 |
| User I/Os | — | 208 |
| Pin-to-Pin Logic Delay (tPD) | — | 4.5 ns |
| Maximum Counter Frequency | — | 227.3 MHz |
| Propagation Delay | — | 7.5 ns (max, per chipdig summary) |
| Core Voltage | — | 3.3 V |
| MultiVolt I/O Levels | — | 5.0 V / 3.3 V / 2.5 V |
| Process Technology | — | CMOS EEPROM |
| In-System Programmability | — | Yes, IEEE Std. 1532 (3.3 V ISP) |
| Logic Family | — | CMOS |
| Tension d'alimentation | — | 3.3 V (core); MultiVolt I/O to 5.0 V |