EPM3512AQC210-10 vs EPM3512AFI256-10 Comparação

Comparação detalhada lado a lado de EPM3512AQC210-10 por Altera e EPM3512AFI256-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC210-10 EPM3512AFI256-10
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $25,40 $18,75
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Logic Macrocells 512 —
Logic Array Blocks (LABs) 16 (32 macrocells each) —
Maximum User I/O Pins 172 —
Speed Grade -10 (10 ns tPD) —
Pin-to-Pin Propagation Delay (tPD1, max) 10 ns —
Maximum Operating Frequency (fCNT) 125 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 3.3 V or 2.5 V —
Input Voltage Tolerance 5.0 V tolerant —
Programmable Technology EEPROM (in-system programmable) —
Programming Interface JTAG (IEEE 1149.1) / ISP —
Encapsulamento PQFP-210 FBGA-256 (FineLine BGA, 256 balls)
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial)
Tipo de montagem Surface Mount —
Status RoHS [DATA_NEEDED: rohs_compliance_status] [DATA_NEEDED: rohs_status]
Product Type — CPLD (Complex Programmable Logic Device)
Equivalent Gates — 10,000
Macrocells — 512
User I/Os — 208
Pin-to-Pin Logic Delay (tPD) — 4.5 ns
Maximum Counter Frequency — 227.3 MHz
Propagation Delay — 7.5 ns (max, per chipdig summary)
Core Voltage — 3.3 V
MultiVolt I/O Levels — 5.0 V / 3.3 V / 2.5 V
Process Technology — CMOS EEPROM
In-System Programmability — Yes, IEEE Std. 1532 (3.3 V ISP)
Logic Family — CMOS
Tensão de alimentação — 3.3 V (core); MultiVolt I/O to 5.0 V

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação