EPM5032DC vs EPM5032JC Comparaison
Comparaison détaillée côte à côte de EPM5032DC par Altera et EPM5032JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5032DC | EPM5032JC |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,40 | $13,50 |
| Family | MAX 5000 | MAX 5000 EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 32 | 32 |
| Logic Array Blocks (LABs) | 1 | — |
| Boîtier | DIP-24 (ceramic, windowed) | PLCC-44 |
| Speed Grade | DC (commercial) | — |
| Température de fonctionnement | 0C to +70C | 0C to +70C (commercial) |
| Technology | Bipolar EPROM, UV-erasable | — |
| Programmable Logic Elements | AND array + fixed OR array per macrocell | — |
| Configuration Memory | EPROM (UV-erasable via package window) | — |
| Type de montage | Through-hole (DIP) | Surface Mount (J-lead) |
| Nombre de broches | 24 | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | unknown |
| Programming Tool | Altera MAX+PLUS II / A+PLUS legacy | — |
| Statut du cycle de vie | Obsolete (mature legacy) | — |
| Logic Gates | — | 600 usable gates |
| Maximum I/O Pins | — | 40 |
| Propagation Delay (tPD) | — | [DATA_NEEDED: specific speed grade value] |
| Supply Voltage (VCC) | — | 5 V |
| Input Type | — | TTL-compatible |
| Type de sortie | — | TTL/CMOS-compatible |
| Programmability | — | UV-erasable (windowed ceramic) / OTP variants |
| Design Software | — | MAX+PLUS II / Quartus legacy |
| JEDEC Standard | — | JEDEC PLCC-44 footprint |
| Lead-Free | — | unknown |