EPM5032SC-20 vs EPM5032PC-15 Comparaison

Comparaison détaillée côte à côte de EPM5032SC-20 par Altera et EPM5032PC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032SC-20 EPM5032PC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,75 $8,10
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable PLD)
Family MAX 5000 —
Macrocells 32 —
Dedicated Inputs 7 7
I/O Pins 16 —
Outputs 16 —
Propagation Delay (tPD) 20 ns 15 ns
Speed Grade -20 (20 ns) 15 (15 ns tPD)
Architecture PAL-type, CMOS, UV-erasable —
Interconnect Programmable Interconnect Array (PIA) —
Boîtier 20-pin SOIC (Small Outline) 28-pin PDIP (PC suffix = windowed CerDIP)
Température de fonctionnement 0 °C to +70 °C (commercial grade) 0C to +70C (commercial)
Type de montage Surface Mount Through-Hole (DIP)
Tension d'alimentation [DATA_NEEDED: VCC typical range] —
Technology CMOS EPROM cell —
Programmability One-time programmable (windowless SOIC) —
Statut RoHS [DATA_NEEDED: RoHS status not confirmed in verified data] Non-compliant (CerDIP window, contains Be)
Device Family — MAX 5000
Macro Cells — 32
Usable Gates — 600
Logic Elements / LABs — 1 LAB (4 macrocells per group)
Maximum Internal Frequency — 76.9 MHz (some sources list 83.3 MHz)
Operating Voltage (VCC) — 5 V (typ.)
Technology Node — 0.8 micron CMOS
Configuration Memory — UV-Erasable EPROM
Bidirectional I/O Pins — 16
Total Array Inputs — 24
Pin/Package Suffix — PC = Windowed Ceramic DIP
Programming Tool — Altera Logic Programmer + MAX+plus II
Lead-Free — No

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis