EPM5064JC vs EPM5064JI-1 Comparaison

Comparaison détaillée côte à côte de EPM5064JC par Altera et EPM5064JI-1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064JC EPM5064JI-1
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $3,40
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable PLD) EPLD (Erasable Programmable Logic Device)
Macrocells 64 64
Usable Gates 1,250 (approx.) —
Logic Array Inputs 36 —
Logic Array Outputs 64 —
Boîtier 68-pin PLCC (JEDEC) 68-pin PLCC (windowed ceramic)
Type de montage Surface Mount (socketed) Surface Mount
Supply Voltage (VCC) 5 V (typical, 4.75 V - 5.25 V range) —
I/O Logic Level TTL / CMOS compatible —
Configuration Memory EPROM (UV-erasable window or OTP) —
Température de fonctionnement [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: commercial vs industrial grade temp range]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: specific tPD grade value] —
Maximum Frequency (fMAX) [DATA_NEEDED: fCNT grade value] —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: not stated in provided data]
Lead-Free [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: MSL rating] —
Programming Tool Altera MAX+PLUS II / Quartus II (legacy device support) —
User I/O Pins — [DATA_NEEDED: user I/O count from datasheet]
Logic Elements — [DATA_NEEDED: total logic elements]
Propagation Delay (tPD) — [DATA_NEEDED: combinational tPD from datasheet]
Tension d'alimentation — 5 V
Process Technology — CMOS, UV-erasable
Speed Grade — JI-1 (commercial, -10/-12/-15 family)
Programmability — UV-erasable (windowed package)
Data Retention — 25 years (per MAX 5000 datasheet)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis