EPM5064LC-1 vs EPM5064JC Comparaison

Comparaison détaillée côte à côte de EPM5064LC-1 par Altera et EPM5064JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064LC-1 EPM5064JC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $7,10
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 64 64
Logic Array Blocks (LABs) 4 —
Usable Gates 1.25K (approx.) 1,250 (approx.)
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (typical, 4.75 V - 5.25 V range)
Internal Operating Frequency 62.5 MHz —
Propagation Delay (tPD) 40 ns —
Input Lines 36 —
Dedicated Inputs 7 —
Output Lines 28 —
Programming Technology OTP / UV-Erasable EPROM —
Boîtier 44-pin PLCC (Plastic Leaded Chip Carrier) 68-pin PLCC (JEDEC)
Process Technology CMOS —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature grade]
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Programming Interface JTAG (ByteBlaster-compatible) —
Device Type — EPLD (Erasable PLD)
Logic Array Inputs — 36
Logic Array Outputs — 64
Type de montage — Surface Mount (socketed)
I/O Logic Level — TTL / CMOS compatible
Configuration Memory — EPROM (UV-erasable window or OTP)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis