EPM5064LC-2 vs EPM5064JC-2 Comparaison

Comparaison détaillée côte à côte de EPM5064LC-2 par Altera et EPM5064JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064LC-2 EPM5064JC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,40 $23,10
Device Family MAX 5000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Logic Elements per LAB 16 —
Number of Inputs 36 (7 dedicated + 28 I/O) —
Number of I/O Pins 28 —
Number of Flip-Flops 28 —
Propagation Delay (tPD) 45 ns 45 ns
Maximum Internal Frequency 40 MHz —
Process Technology CMOS, OTP EPROM (UV-erasable base) —
Programmable Polarity Yes —
Programmable Output Enable Yes, per macrocell —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (4.75 V to 5.25 V)
Température de fonctionnement -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source] [DATA_NEEDED: commercial or industrial grade]
Boîtier PLCC-44 (J-Lead, plastic) 28-pin CLCC (J-lead, ceramic, windowed)
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: not specified in source] —
Programming Method Altera byte-wide / JTAG programmer UV-erase + EPROM programmer (not ISP)
Family — MAX 5000
Maximum Clock Frequency (fMAX) — 50 MHz
Usable Gates — 1250
Dedicated Inputs — 7
I/O Pins — 28
Interconnect — Programmable Interconnect Array (PIA)
Technology — CMOS, UV-erasable EPROM
Compliance — RoHS status unknown (ceramic/J-lead windowed part, legacy product)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis