EPM5128JC-1 vs EPM5128GC-1 Comparaison

Comparaison détaillée côte à côte de EPM5128JC-1 par Altera et EPM5128GC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128JC-1 EPM5128GC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $24,95 $18,95
Family MAX 5000 MAX 5000
Device Type Erasable Programmable Logic Device (EPLD/CPLD) UV-erasable CMOS CPLD
Macrocells 128 128
Usable Gates 2,500 2,500
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Maximum Operating Frequency 62.5 MHz 62.5 MHz
Pin-to-Pin Propagation Delay (tPD) 40 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable EPROM
Boîtier 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) PGA-96+ (Pin Grid Array, ceramic windowed)
Type de montage Surface Mount —
Température de fonctionnement [DATA_NEEDED: temperature grade] -40C to +85C (industrial)
Programming Interface JTAG / Altera dedicated programmer —
Configuration Memory Non-volatile EPROM (UV-erasable) —
Statut RoHS non_compliant (ceramic windowed package) [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy]
Statut du cycle de vie Obsolete - last-time-buy inventory only —
Dedicated Inputs — 7
Maximum User I/O Pins — 52
Nominal Supply Voltage — 5 V
Supply Voltage Range — 4.75 V to 5.25 V
Propagation Delay (tPD) — 16 ns (typical, -1 speed grade)
IOL / IOH — 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec])
Security Bit — Programmable, prevents readback
Programming Method — UV erase + EPROM program (or device programmer)
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis