EPM5128JC vs EPM5128JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5128JC par Altera et EPM5128JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128JC EPM5128JC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $24,95
Product Family MAX 5000 —
Device Type EPLD / CPLD Erasable Programmable Logic Device (EPLD/CPLD)
Macrocell Count 128 —
Propagation Delay (tPD) 35 ns —
Logic Elements Programmable AND/OR/XOR array —
Supply Voltage (VCC) 5 V (typical) 4.75 V to 5.25 V (5 V nominal)
Nombre de broches 68 —
Package Type PLCC-68 (JLCC) ceramic, J-leaded —
Dedicated Inputs 8 —
User I/O Pins [DATA_NEEDED: user I/O pin count] —
Configuration Memory UV-erasable EPROM (windowed package) Non-volatile EPROM (UV-erasable)
Programming Interface Altera MAX+PLUS II / A+PLUS / legacy programmer JTAG / Altera dedicated programmer
Température de fonctionnement Commercial 0C to +70C [DATA_NEEDED: temperature grade]
Type de montage Surface Mount (PLCC socket or solder) Surface Mount
Boundary Scan JTAG IEEE 1149.1 (family feature) —
Process Technology CMOS EPROM —
Statut RoHS [DATA_NEEDED: RoHS status - legacy part] non_compliant (ceramic windowed package)
Lead-Free [DATA_NEEDED: lead-free status] —
Family — MAX 5000
Macrocells — 128
Usable Gates — 2,500
Logic Array Blocks (LABs) — [DATA_NEEDED: LAB count]
Maximum Operating Frequency — 62.5 MHz
Pin-to-Pin Propagation Delay (tPD) — 40 ns
Technology — CMOS, UV-erasable EPROM
Boîtier — 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier)
Statut du cycle de vie — Obsolete - last-time-buy inventory only

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis