EPM5128LC-1 vs EPM5128JC-2 Comparaison

Comparaison détaillée côte à côte de EPM5128LC-1 par Altera et EPM5128JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128LC-1 EPM5128JC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $21,75
Family MAX 5000 MAX 5000
Logic Elements / Macrocells 128 macrocells —
Number of Usable Gates [DATA_NEEDED: usable gates] —
Dedicated Inputs 7 7
Bidirectional I/O Pins 52 —
Total User I/O 60 (max) —
Propagation Delay (tpd) 30 ns —
Supply Voltage (VCC) 5 V (±10%) —
Process Technology CMOS EPROM, UV-erasable CMOS
Programmability UV-erasable / OTP (windowed package) —
Package Type 68-pin J-lead ceramic chip carrier (PLCC windowed) —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
JTAG Support IEEE 1149.1 boundary-scan —
Type de montage Surface Mount (J-lead PLCC socket compatible) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic windowed package contains lead-bearing solder)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — UV-Erasable Programmable Logic Device (PLD)
Macrocells — 128
Propagation Delay (tPD) — 45 ns (max)
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
Boîtier — 68-pin CQCC (Ceramic Quad Flat Pack), windowed
Tension d'alimentation — 5 V (nominal)
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Logic Family — TTL-compatible I/O

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis