EPM5128LC-1 vs EPM5128JC-2 Comparação

Comparação detalhada lado a lado de EPM5128LC-1 por Altera e EPM5128JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5128LC-1 EPM5128JC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $8,20 $21,75
Family MAX 5000 MAX 5000
Logic Elements / Macrocells 128 macrocells —
Number of Usable Gates [DATA_NEEDED: usable gates] —
Dedicated Inputs 7 7
Bidirectional I/O Pins 52 —
Total User I/O 60 (max) —
Propagation Delay (tpd) 30 ns —
Supply Voltage (VCC) 5 V (±10%) —
Process Technology CMOS EPROM, UV-erasable CMOS
Programmability UV-erasable / OTP (windowed package) —
Package Type 68-pin J-lead ceramic chip carrier (PLCC windowed) —
Temperatura de operação 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
JTAG Support IEEE 1149.1 boundary-scan —
Tipo de montagem Surface Mount (J-lead PLCC socket compatible) Surface Mount
Status RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic windowed package contains lead-bearing solder)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — UV-Erasable Programmable Logic Device (PLD)
Macrocells — 128
Propagation Delay (tPD) — 45 ns (max)
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
Encapsulamento — 68-pin CQCC (Ceramic Quad Flat Pack), windowed
Tensão de alimentação — 5 V (nominal)
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Logic Family — TTL-compatible I/O

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação